ID บทความ: 000080435 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/04/2019

ทําไมประสิทธิภาพการเขียน DMA ของ Intel® Stratix® 10 PCIe* Avalon®-MM Hard IP ที่ใช้งานใน Platform Designer ลดลงด้วย Intel® Quartus® Prime Pro เวอร์ชั่น 19.1

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    การออกแบบตัวอย่าง QSYS
    Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
    Avalon-MM Intel® Stratix® 10 Hard IP+ สำหรับ PCI Express*
    IP เอฟพีจีเอ Intel® Avalon-MM Stratix® V Hard IP สำหรับ PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

เมื่อใช้ Intel® Quartus® Prime Pro เวอร์ชั่น 19.1 Intel® Stratix® PCIe* Avalon®-MM Hard IP 10 PCIe* กับ DMA มีปัญหาด้านประสิทธิภาพสําหรับการเขียน DMA เมื่อใช้ Platfrom Designer Avalon®-MM interconnect ซึ่งส่งผลให้มีปริมาณงานลดลง

 

 

ความละเอียด

การใช้งานแบบสแตนด์อโลนที่ไม่ได้ใช้ Platform Designer ไม่ได้รับผลกระทบจากปัญหานี้

หากใช้ Intel® Quartus® Prime Pro เวอร์ชั่น 19.1 ให้ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.08 ด้านล่างเพื่อแก้ไขปัญหาประสิทธิภาพการเขียน DMA

 

ดาวน์โหลด Intel® Quartus® Prime Pro เวอร์ชั่น 19.1 patch 0.08 สําหรับ Windows (.exe)

ดาวน์โหลด Intel® Quartus® Prime Pro เวอร์ชัน 19.1 patch 0.08 for Linux (.run)

ดาวน์โหลด Readme สําหรับ Intel® Quartus® Prime Pro เวอร์ชัน 19.1 patch 0.08 (.txt)

 

ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 19.2

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้