ID บทความ: 000080428 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/05/2021

ทําไมซอฟต์แวร์ไม่สามารถล้างบิตการปรับแต่งการเชื่อมต่อให้เท่าเทียมกันเมื่อใช้ Intel® Arria® 10 Hard IP สําหรับ IP PCIe* ที่ทํางานในโหมด Root Port

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    บิตคําขอการปรับแต่งการเชื่อมต่อ (บิต 5 ของการลงทะเบียนสถานะลิงก์ 2) ถูกตั้งค่าในระหว่างการปรับสมดุลการเชื่อมต่อ PCIe* Gen3 เมื่อตั้งค่าแล้ว ซอฟต์แวร์จะไม่สามารถล้างบิตนี้ได้ กลไกการปรับสมดุลอัตโนมัติไม่ได้รับผลกระทบจากปัญหานี้ แต่กลไกการปรับให้เท่ากันของซอฟต์แวร์อาจได้รับผลกระทบขึ้นอยู่กับการใช้บิตคําขอการปรับแต่งการเชื่อมต่อ

    ความละเอียด

    หลีกเลี่ยงการใช้กลไกการปรับสมดุลการเชื่อมต่อตามซอฟต์แวร์สําหรับทั้งการใช้งานพอร์ตปลายทาง PCIe* และพอร์ตราก แทนการใช้กลไกการปรับสมดุลอัตโนมัติ ปัญหานี้ยังไม่ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้