ID บทความ: 000080424 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/05/2019

ทําไมrx_pcs_readyไม่เสถียรหลังจากการเชื่อมต่อเมื่อใช้อีเธอร์เน็ต 100G ความหน่วงแฝงต่ํา Intel® Stratix® 10 FPGA IP Core

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Ethernet 100G ความหน่วงแฝงต่ำ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหากับอีเธอร์เน็ต 100G ความหน่วงแฝงต่ํา Intel® Stratix® 10 FPGA คอร์ IP rx_pcs_ready อาจไม่เสถียรต่อไปนี้

    ซึ่งเกิดจากปัญหาลําดับการรีลีสการรีเซ็ต PHY อาจไม่เสถียรทําให้ PCS สามารถยืนยันได้ และทําให้แพ็กเก็ตบางตัวตกใส่ระหว่างการรับส่งข้อมูล

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้เมื่อใช้ซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 18.0 และก่อนหน้า ให้ละเลยความผิดพลาดใดๆ ใน rx_pcs_ready หลังจากรีเซ็ต

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นในเวอร์ชั่น 18.0.1 ของซอฟต์แวร์ prime Intel® Quartus®

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้