ID บทความ: 000080417 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/03/2020

ทําไมบัส Avalon® แมปหน่วยความจําไม่ตอบสนองเมื่ออ่าน Intel® Stratix® 10 E-Tile Hard IP สําหรับ Ethernet TX MAC, RX MAC และ PHY ลงทะเบียนเมื่อเปิดใช้งานการต่อรองและการฝึกอบรมการเชื่อมต่ออัตโนมัติ และลิงก์ลดลง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อใช้ Intel® Stratix® 10 E-Tile Hard IP สําหรับอีเธอร์เน็ตที่มีการต่อรองโดยอัตโนมัติและเปิดใช้งานการฝึกอบรมลิงก์ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.2 หรือก่อนหน้า หน่วยความจํา Avalon®ที่แมปจะไม่สามารถเข้าถึงได้หากยังไม่ได้สร้างลิงก์ตัวรับส่งสัญญาณ

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.2 หรือก่อนหน้า ให้สร้างลิงก์กับตัวรับส่งสัญญาณก่อนอ่านการลงทะเบียน TX MAC, RX MAC และ PHY

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition 19.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGAs and SoC FPGAs
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 DX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้