ID บทความ: 000080414 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/04/2019

ทําไมการอ่านรหัสคลาสของอินเทอร์เฟซ Intel® Arria® 10 Avalon®-ST ที่มี IP SR-IOV PCIe* แตกต่างจากค่ารหัสระดับที่กําหนดไว้ใน IP GUI

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ซึ่งแตกต่างจากตัวแปร IP Intel® Arria® 10 Avalon®-ST PCIe* ทั่วไป อินเทอร์เฟซ Intel® Arria® 10 Avalon®-ST ที่มีตัวแปร IP SR-IOV PCIe* มีการลงทะเบียนรหัสระดับ 24 บิตที่แยกเป็นฟิลด์ย่อย 8 บิตของ 1) รหัสระดับชั้น [Base], 2) รหัสระดับย่อย และ 3) รหัสการเขียนโปรแกรม IF เลย์เอาต์การลงทะเบียนนี้เป็นไปตามข้อมูลจําเพาะของ PCI-SIG ตามที่อธิบายไว้ในหัวข้อ 7.5.1.1.6 ของข้อมูลจําเพาะพื้นฐาน PCIe เวอร์ชั่น 4.0r1.0

    ดังนั้นผู้ใช้ต้องตั้งค่าฟิลด์ย่อย 8 บิตสามฟิลด์ตามลําดับ และค่าการอ่านรหัสคลาสในฮาร์ดแวร์ที่ใช้งานจะเป็นค่า 24 บิตรวมของฟิลด์ย่อย 8 บิตทั้งสามนี้

    ความละเอียด

    ไม่

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้