สําหรับตัวอย่างในโค้ดด้านล่าง Quartus® Standard จะมีปัญหาเกี่ยวกับการอนุมาน RAM เนื่องจากการรักษาการสังเคราะห์ /*/
โมดูล Mem
#(parameter DATA_WIDTH=8, parameter ADDR_WIDTH=6) (
ข้อมูลอินพุต [(DATA_WIDTH-1):0]
อินพุต [(ADDR_WIDTH-1):0] read_addr, write_addr
อินพุตเรา, clk,
เอาต์พุต [(DATA_WIDTH-1):0] q,
เอาต์พุต reg [3:0] สถานะ = 0/*การรักษาการสังเคราะห์*/
);
simple_dual_port_ram_single_clock simple_dual_port_ram_single_clock_inst (
.data (ข้อมูล),
.read_addr (read_addr)
.write_addr (write_addr)
.we (เรา),
.clk (clk),
.q (q)
);
ปัญหานี้เกิดจากข้อจํากัดที่ทราบกันดีว่ามีการใช้การเก็บรักษาใดๆ ในการประกาศโมดูลกับโมดูลทั้งหมดเมื่อใช้สไตล์ Verilog 95 ในการแก้ไขปัญหานี้ ให้ใช้สไตล์คุณลักษณะของ Verilog 2001 คือ:
แทน:
เอาต์พุต reg [3:0] สถานะ = 0/*การรักษาการสังเคราะห์*/
กับ:
(* การเก็บรักษา *) สถานะเอาต์พุต [3:0] = 0
ปัญหานี้ไม่มีอยู่ในซอฟต์แวร์เวอร์ชั่น Quartus® Pro สําหรับเวอร์ชัน Quartus® Standard โปรดใช้วิธีการแก้ไขปัญหา