ปัญหาเกิดจากความคลาดเคลื่อนของโมเดลเวลาในซอฟต์แวร์ Quartus® Prime เวอร์ชั่น 16.1 และก่อนหน้า ซึ่งส่งผลต่อพาธอินพุต/เอาท์พุต/เอาต์พุตอเนกประสงค์ Arria® 10 General Purpose Input/Output (GPIO) Double Data Rate Input/Output (DDIO) การเปรียบเทียบอย่างไม่ถูกต้องนี้ทําให้การวิเคราะห์เวลาไม่ถูกต้องบนพาธซึ่งนําไปสู่การละเมิดเวลาจะไม่ถูกจับภาพและรายงานในรายงานตัววิเคราะห์เวลาของ TimeQuest
กรณีการใช้งานที่ได้รับผลกระทบได้แก่:
- อุปกรณ์ Arria 10 VID ทั้งหมดที่ใช้ GPIO DDIO Full Rate to Half Rate Input Path
- อุปกรณ์ Arria 10 ที่ไม่ใช่ VID ทั้งหมด (ยกเว้นสําหรับ 10AX115, 10AX090, 10AT115 และ 10AT090) ที่ใช้ DDIO Full Rate to Half Rate Input Path กับ "io_48_lvds_tile_edge" ในธนาคาร I/O ที่ใช้
สําหรับการออกแบบที่ได้รับผลกระทบตามที่ระบุไว้ในตัวอย่างกรณีการใช้งานด้านบน ให้เรียกใช้การวิเคราะห์เวลาอีกครั้งโดยใช้ซอฟต์แวร์ Quartus Prime เวอร์ชัน 17.0 หรือใหม่กว่า หากพบว่ามีการละเมิดเวลาในพาธ DDIO_IN Full Rate เป็น Half Rate ให้เปลี่ยนเฟสของนาฬิกาที่สร้างขึ้นจาก PLL และโครงการคอมไพล์ใหม่