ID บทความ: 000080371 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/07/2019

ทําไมฉันถึงเห็นการละเมิดเวลาการกู้คืนจาก usr_rst_r ถึง iopll_mac_clk ในอุปกรณ์ Intel Agilex® 7 เมื่อใช้ตัวแปร PAM4 ของ Intel® FPGA IP Interlaken IP Core (เจนเนอเรชั่น 2)

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Interlaken (เจนเนอเรชั่น 2)
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาการใช้งาน INTEL® FPGA IP Interlaken IP Core (เจนเนอเรชั่น 2) ของ PAM4 อาจพบการละเมิดการปิดเวลาการกู้คืนจาก usr_rst_r ไปจนถึง iopll_mac_clk ในอุปกรณ์ Intel Agilex® 7 เครื่องในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v19.2 ปัญหานี้เกิดจากปัญหาการสร้างโมเดลซึ่งถือว่า usr_rst_r ซิงโครไนส์กับนาฬิกาอ้างอิง IOPLL อย่างไม่ถูกต้อง คู่มือผู้ใช้ IOPLL ระบุว่าพอร์ตรีเซ็ตไม่ซิงโครนัสกับนาฬิกาอ้างอิง

     

     

     

    ความละเอียด

    การไม่กําหนดเวลาการกู้คืนจาก usr_rst_r เป็น iopll_mac_clk เป็นเท็จและสามารถละเลยได้อย่างปลอดภัย

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้