ID บทความ: 000080367 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 24/06/2019

ทําไมฉันถึงได้รับข้อผิดพลาด "Unknown uid = xhip_block_1_1" เมื่อดําเนินการสคริปต์ a10_disableiei.tcl เพื่อปิดใช้งานการอนุมาน electrical idle สําหรับการออกแบบ Intel® Arria® 10 และ Intel® Cyclone® 10 GX PCI-SIG Compliance Base Board (CBB)

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สคริปต์ a10_disableiei.tcl จะปิดใช้งานการอนุมานไม่ได้ใช้งานทางไฟฟ้าสําหรับ Hard IP ของ Intel® Arria® 10 ทั้ง 4 PCIe* ดังนั้น สําหรับ Intel® Arria® 10 และ Intel® Cyclone® 10 GX ที่มี PCIe* Hard IP น้อยกว่า 4 รายการ การดําเนินการสคริปต์จะส่งคืนข้อผิดพลาดนี้

    ข้อผิดพลาดภายใน: ระบบย่อย: ASM2, ไฟล์: /quartus/comp/asm2/asm2_state.cpp, ไลน์: 1469

    uid ที่ไม่รู้จัก = xhip_block_1_1

    ความละเอียด

    หากต้องการหลีกเลี่ยงปัญหานี้ ให้อ่านความคิดเห็น เกี่ยวกับ Hard IP ของ PCIe* ที่ไม่สามารถใช้งานได้ ใน สคริปต์ a10_disableiei.tcl

    ตัวอย่างเช่น อุปกรณ์ 10AX115N1F40I1LP ใช้ PcIe* Hard IP 2 ตัวเท่านั้น ไม่ใช่ 4 ดังนั้น 2 Hard IP ที่ไม่พร้อมใช้งานควรแสดงความคิดเห็นเกี่ยวกับ xhip_block_1_1 และ xhip_block_3_1

    xhip_block_1_0 = ตําแหน่งด้านล่างซ้าย

    xhip_block_1_1 = ตําแหน่งที่ตั้งด้านซ้ายบน

    xhip_block_3_0 = ตําแหน่งด้านขวาล่าง

    xhip_block_3_1 = ตําแหน่งที่ตั้งด้านขวาบน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้