คำอธิบาย
ในซอฟต์แวร์ Quartus® Prime คุณจะเห็นว่าผู้วางแผนพินสร้างสัญญาณพิเศษเกินกว่าขนาดของอาร์เรย์ 2D ที่ประกาศในไฟล์ SystemVerilog
ตัวอย่างเช่น
ในไฟล์ .sv : อินพุต [2:0][1:0] Pin_A,
ผู้วางแผนพิน:
ความละเอียด
สามารถละเว้นพินกลุ่ม Pin_A[0], Pin_A[1] และ Pin_A[2] ได้อย่างปลอดภัย