ข้อผิดพลาด (21180): ไม่พบการตั้งค่าตามกฎหมายสําหรับโหนด PLL "interlaken_inst|sv_pma:inst_sv_pma|sv_rx_pma:rx_pma.sv_rx_pma_inst|rx_pmas[0].rx_pma.rx_cdr" ที่มีความถี่สัญญาณนาฬิกาอ้างอิง "500.0 MHz" และความถี่สัญญาณนาฬิกาเอาต์พุต "6250.00000...

เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.0 คุณอาจเห็นข้อผิดพลาด Fitter ด้านบนเมื่อคอมไพล์ Seriallite III IP สําหรับอุปกรณ์ Stratix® V โดยใช้อัตราข้อมูล 12.5Gbps และความถี่อ้างอิงสัญญาณนาฬิกาของตัวรับส่งสัญญาณที่ 500MHz

คุณสามารถแตกพารามิเตอร์ต่อไปนี้จากไฟล์ RTL ระดับสูงสุด 13.1.4 Seriallite III IP แล้วถ่ายโอนไปยังเวอร์ชัน 14.0 Seriallite III IP
                                                                       
reference_clock_frequency => "312.500000 MHz"
pll_ref_freq => "500.0 MHz"
data_rate => "12500.00000 Mbps"

อัตราข้อมูลและตัวรับส่งสัญญาณอื่น ๆ การผสมผสานความถี่ REFCLK สําหรับ IP Seriallite III อาจสร้างข้อผิดพลาด Fitter ข้างต้น  การแก้ไขปัญหาเดียวกันนี้สามารถนําไปใช้ได้โดยการแยกพารามิเตอร์จากเวอร์ชั่น 13.1.4 และถ่ายโอนไปยังเวอร์ชั่น 14.0 Seriallite III IP
                                                                       
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® II 14.1 และเป็นต้นไป