ID บทความ: 000080296 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 22/07/2014

<slave_name>.ctrl_amm_avalon_slave_0 ไม่มีไบเทเบิล เขียนจากต้นแบบที่แคบ <master_name>.master อาจส่งผลให้ข้อมูลเกิดความเสียหาย</master_name></slave_name>

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นข้อความเตือนประเภทนี้ใน Qsys เมื่อเลือกใช้ IP อินเทอร์เฟซหน่วยความจําภายนอก (EMIF) กับพารามิเตอร์หน่วยความจํา >ยกเลิกการเลือกช่องทําเครื่องหมาย เปิดใช้งานพิน DM

ซึ่งเกิดจากความไม่ตรงกันระหว่างความกว้างบัสข้อมูลของ Avalon® MM Master และ IP AVALON MM Slave EMIF เมื่อไม่ได้ใช้พิน DM พอร์ตที่รวมเป็นไบต์ได้จะไม่พร้อมใช้งานบนอินเทอร์เฟซ EMIF IP Avalon Slave

การเขียนแต่ละการเขียนจากความกว้างของบัสข้อมูลหลัก Avalon-MM จะแคบกว่าความกว้างของบัสข้อมูล EMIF Avalon-MM และเมื่อ Avalon-MM Master ทําการเขียน ข้อมูลดังกล่าวจะอยู่ที่ความกว้างทั้งหมดของ IP EMIF

ตัวอย่างเช่น หากความกว้างของข้อมูลหลัก Avalon-MM เป็น 32 บิต และ EMIF IP Avalon-MM Slave Data width คือ 256 บิต ข้อมูลในอีก 224 บิตจะถูกเขียนไปยังหน่วยความจําภายนอกด้วย ซึ่งอาจไม่เป็นอย่างที่ผู้ใช้ต้องการ

ความละเอียด

เพื่อหลีกเลี่ยงความเสียหายของข้อมูลในการเขียน ให้จับคู่ความกว้างบัสข้อมูล Avalon ของ Avalon Master และ Avalon Slave EMIF IP หรือใช้ตัวเลือกเปิดใช้งานไบต์ EMIF IP

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 7 ผลิตภัณฑ์

Stratix® V GX FPGA
Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V E FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้