ID บทความ: 000080281 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/12/2014

ความล้มเหลวในการจําลองไปป์ VHDL สําหรับ PCI Express ในอุปกรณ์ Stratix IV

สิ่งแวดล้อม

  • Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การจําลองไปป์ของ PCI Express ในอุปกรณ์ Stratix IV ล้มเหลว ความคมชัดระหว่าง คําจํากัดความของeidle_infer_selสัญญาณในคอร์ PCI Express IP และใน altpcie_hip_pipen1b_qsys ทําให้เกิดความล้มเหลว eidle_infer_selหมายถึงเป็นเวกเตอร์ 12 บิตในแกน IP และ 24 บิตในaltpcie_hip_pipen1b_qsys

    ความละเอียด

    วิธีแก้ไขปัญหาชั่วคราวคือการจําลองในโหมดอนุกรม

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® IV FPGAs

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้