คำอธิบาย
เนื่องจากปัญหาการปัดเศษกับ Intel® Arria® 10 FPGA DDR4 IP ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 14.1, DDR4 เวลาใช้งานสี่หน้าต่างที่เห็นในระหว่างการจําลอง RTL อาจไม่ตรงกับการตั้งค่า tFAW ใน DDR4 IP GUI ซึ่งจะทําให้มีประสิทธิภาพต่ํากว่า
ตัวอย่างเมื่อคุณอาจเห็นสิ่งนี้มาพร้อมกับพารามิเตอร์ความถี่นาฬิกาหน่วยความจํา IP ที่ตั้งค่าเป็น 1066.667 MHz
ความละเอียด
การแก้ไขปัญหาชั่วคราว ให้ปรับเปลี่ยนความถี่นาฬิกาของหน่วยความจํา ในตัวอย่างข้างต้น เปลี่ยนความถี่สัญญาณนาฬิกาหน่วยความจําจาก 1066.667 MHz เป็น 1066.666 MHz แล้วจึงสร้าง IP DDR4 ใหม่
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต