ในระหว่างกระบวนการกําหนดค่า พิน CRC_ERROR จะเป็นพิน I/O ปกติจนกว่าFPGAเข้าสู่โหมดผู้ใช้ จากนั้นจะเริ่มทํางานเป็นพิน CRC_ERROR (หากเปิดใช้งานฟังก์ชั่นนี้) แม้ว่าพิน I/O จะได้รับการ tri-state ในระหว่างกระบวนการกําหนดค่า แต่บัฟเฟอร์พิน I/O (CRC_ERROR) นี้จะถูกปิดและเชื่อมต่อกับการดึงข้อมูลโอห์มภายนอก 10k ซึ่งจะทําให้ดึงพิน I/O (CRC_ERROR) ออกสูง
เมื่อFPGAเข้าสู่โหมดผู้ใช้ บัฟเฟอร์พิน I/O (CRC_ERROR) จะถูกเปิดใช้งานและจะทํางานเป็นพินCRC_ERRORที่พินจะอยู่ในระดับต่ําจนกว่าจะตรวจพบข้อผิดพลาด
เมื่อตรวจสอบกระบวนการกําหนดค่า ขอแนะนําให้สังเกตสถานะสัญญาณINIT_DONEเสริมเนื่องจากจะระบุว่าFPGAเข้าสู่โหมดผู้ใช้หรือไม่ การเปลี่ยนไปใช้INIT_DONEต่ําถึงสูงแสดงว่าอุปกรณ์เสร็จสิ้นการเตรียมใช้งานและเข้าสู่โหมดผู้ใช้แล้ว คุณจะเห็นINIT_DONEสูงขึ้นเมื่อพินCRC_ERRORต่ํา