ID บทความ: 000080267 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 15/12/2015

ข้อผิดพลาด: **_emif_a10_hps_0: ความถี่นาฬิกาอ้างอิง PLL ที่ 25.0 MHz ไม่ถูกต้อง โปรดเลือกค่าอื่น หรือเปิดใช้งานตัวเลือกเพื่อใช้ค่าที่แนะนํา

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ข้อความแสดงข้อผิดพลาดปรากฏขึ้นเนื่องจากการตั้งค่านาฬิกาอ้างอิง PLL ไม่เป็นไปตามข้อกําหนด I/O PLL สําหรับรายละเอียดเพิ่มเติม โปรดดู ข้อจํากัดใหม่ของ erratum ในการกําหนดค่า I/O PLL ที่กําหนดใน 15.1 สําหรับArria 10 EMIF IP

 

ความละเอียด

คุณจะต้อง ใช้ การตั้งค่า ความถี่สัญญาณนาฬิกาอ้างอิง PLL ที่สูงขึ้นเพื่อตอบสนองประสิทธิภาพของ I/O PLL

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้