ID บทความ: 000080235 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ฉันสามารถแชร์ PLL เดียวสําหรับสองอินสแตนซ์ ALTMEMPHY ในการออกแบบของฉันได้หรือไม่

สิ่งแวดล้อม

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ไม่ คุณไม่สามารถใช้ PLL เดียวร่วมกันสําหรับอินสแตนซ์ ALTMEMPHY สองอินสแตนซ์ในการออกแบบของคุณ เนื่องจากไม่สามารถใช้นาฬิกาซิงโครไนซ์ซิงโครไนซ์และนาฬิกาจําลองร่วมกันระหว่างคอนโทรลเลอร์สองตัวได้ เฉพาะนาฬิกาแบบสแตติกเท่านั้นที่สามารถแชร์ระหว่างคอนโทรลเลอร์หลายตัวที่มีอัตราข้อมูลที่เหมือนกัน

    แต่ละอินสแตนซ์ ALTMEMPHY จะต้องมี PLL แยกต่างหาก หากคุณมีสองอินสแตนซ์ ALTMEMPHY ในการออกแบบของคุณ PLL สองตัวจะถูกใช้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

    Cyclone® III FPGA
    Cyclone® IV E FPGA
    Stratix® II GX FPGA
    Stratix® II FPGA
    Cyclone® IV GX FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA
    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Arria® GX FPGA
    Stratix® IV E FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้