ID บทความ: 000080224 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

โหมดข้ามการสอบเทียบได้รับการสนับสนุนในคอนโทรลเลอร์ประสิทธิภาพสูง DDR3 SDRAM เมื่อใด

สิ่งแวดล้อม

  • การจำลองแบบ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ข้ามโหมดการปรับเทียบรองรับเฉพาะ CAS Latency (CL) = 6, CAS Write Latency (CWL) = 5 สําหรับความถี่สูงสุด 400MHz และ CL=7 และ CWL=6 สําหรับความถี่ระหว่าง 401MHz ถึง 533MHz ไม่รองรับ CL และ CWL อื่นๆ, การผสมผสานความถี่ในโหมดการสอบเทียบข้าม จําเป็นต้องสร้างโหมดการสอบเทียบอย่างรวดเร็วหรือรุ่นโหมดการสอบเทียบเต็มรูปแบบใน Megawizard ในกรณีที่ความถี่น้อยกว่า 400MHz

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® IV GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้