คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II คุณอาจเห็นข้อผิดพลาดต่อไปนี้เมื่อทําการจําลองโดยใช้ ModelSim หากการออกแบบของคุณมีการทํางานร่วมกันของ PLL Alteraที่มีพอร์ต dynamic phase shift เปิดใช้งาน ปัญหานี้มีผลต่อการออกแบบที่กําหนดเป้าหมายอุปกรณ์ Arria V ที่ PLL เกิดขึ้นใน VHDL
# ** Fatal: Error occurred in protected context.
# Time: 0 ns Iteration: 0 Protected: //// File: nofile
# FATAL ERROR while loading design
# Error loading design
ความละเอียด
เพื่อแก้ไขปัญหานี้ ให้คอมไพล์คําจํากัดความ Verilog ใน arriav_atoms.v แทน arriav_components.vhd และ arriav_atoms.vhd จากนั้นให้ลิงก์การจําลองไปยังพวกเขาโดยใช้ –L ตัวเลือก
ตัวอย่างเช่น ใส่คําสั่งต่อไปนี้ในไฟล์ .do หรือไฟล์ msim_setup.tcl ของคุณ:
vlog "/eda/sim_lib/arriav_atoms.v" -work arriav