ID บทความ: 000080171 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/11/2015

ปัญหาการเชื่อมต่อกับการออกแบบ DisplayPort IP Core 15.0

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    DisplayPort designs (av_sk_4k และ sv) ในเวอร์ชั่น 15.0 ของ DisplayPort IP คอร์มีปัญหาการเชื่อมต่อในคอร์ TX ปัญหานี้เกิดจากข้อผิดพลาดใน การเชื่อมต่ออัตราการเชื่อมต่อของโมดูลตัวรับส่งสัญญาณ TX ใหม่ ตัวรับส่งสัญญาณ TX อัตราการเชื่อมโยงโมดูลการกําหนดค่าใหม่เชื่อมต่อกับตัวระบุอัตราการเชื่อมต่อที่ไม่ถูกต้อง เป็นเหตุให้ตัวรับส่งสัญญาณ TX กําหนดค่าอัตราข้อมูลที่ไม่ถูกต้อง

    ความละเอียด

    ในการแก้ไขข้อผิดพลาดของการเชื่อมต่อ ให้แก้ไขบรรทัดต่อไปนี้ในห่อหุ้มด้านบน ไฟล์ , top.v สําหรับav_sk_4k และ sv_dp_demo.v สําหรับ sv:

    <> bitec_reconfig_alt_av/sv bitec_reconfig_alt_av/sv_i( .tx_link_rate (dp_rx_reconfig_link_rate_8bits), )

    bitec_reconfig_alt_av/sv bitec_reconfig_alt_av/sv_i( .tx_link_rate (dp_tx_reconfig_link_rate_8bits), )

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 15.0 Update 2 ของคอร์ DisplayPort IP

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้