ID บทความ: 000080111 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

แบบแผนการตั้งชื่อสําหรับStratixรุ่น V IBIS คืออะไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ไฟล์โมเดล IBIS ที่สร้างขึ้นโดยซอฟต์แวร์ Quartus® II สําหรับอุปกรณ์ Stratix® V ไม่มีระบบตั้งชื่อสําหรับโมเดลภายในไฟล์โมเดล IBIS

ระบบตั้งชื่อสําหรับรุ่น IBIS มีดังนี้:

| การตั้งชื่อเสียง
ทุกรุ่นทําตามขั้นตอนการตั้งชื่อต่อไปนี้ __
หมายถึง:
Lvttl - 3.3V LVTTL
lvcmos - 3.3V LVCMOS
25 - 2.5V LVCMOS
18 - 1.8V LVCMOS
15 - 1.5V LVCMOS
12 - 1.2V LVCMOS
hstl18i - 1.8V HSTL Class I
hstl15i - 1.5V HSTL Class I
hstl12i - 1.2V HSTL Class I
hstl18ii - 1.8V HSTL Class II
hstl15ii - 1.5V HSTL Class II
hstl12ii - 1.2V HSTL Class II
sstl2i - 2.5V SSTL Class I
sstl18i - 1.8V SSTL Class I
sstl15i - 1.5V SSTL Class I
sstl2ii - 2.5V SSTL Class II
sstl18ii - 1.8V SSTL Class II
sstl15ii - 1.5V SSTL Class II
SSTL135 - 1.35V SSTL
SSTL125 - 1.25V SSTL
hsul12 - 1.2V HSUL
LVD - 2.5V LVDS
minilvds - มินิ-LVDS 2.5V
rsds - 2.5V RSDS
lvpecl25 - 2.5V LVPECL
dhstl18i - ความแตกต่าง 1.8V HSTL Class I
dhstl15i - ความแตกต่าง 1.5V HSTL Class I
dhstl12i - ความแตกต่าง 1.2V HSTL Class I
dhstl18ii - ความแตกต่าง 1.8V HSTL Class II
dhstl15ii - ความแตกต่าง 1.5V HSTL Class II
dhstl12ii - ความแตกต่าง 1.2V HSTL Class II
dsstl2i - ความแตกต่าง 2.5V SSTL Class I
dsstl18i - ความแตกต่าง 1.8V SSTL Class I
dsstl15i - ความแตกต่าง 1.5V SSTL Class I
dsstl2ii - ความแตกต่าง 2.5V SSTL Class II
dsstl18ii - ความแตกต่าง 1.8V SSTL Class II
dsstl15ii - ความแตกต่าง 1.5V SSTL Class II

หมายถึง:
ธนาคาร I/O ระดับบนสุด (เริ่มต้นด้วยตัวอักษร 'c'):
crin - อินพุตคอลัมน์, พิน DIFFIO_RX
Ctin - อินพุตคอลัมน์, พิน DIFFIO_TX
crio - Column I/O, พิน DIFFIO_RX
ctio - คอลัมน์ I/O, พิน DIFFIO_TX

หมายถึง:
s0 - อัตรา Slew ช้า
s1 - อัตรา Slew ที่รวดเร็ว
d12 - ความแข็งแกร่งในปัจจุบัน 12mA
r25 - ซีรี่ส์ 25 โอห์ม บนชิปเทอร์มิเนเตอร์โดยไม่ต้องปรับเทียบ
r50c - การยกเลิกการใช้งานบนชิปซีรีส์ 50 Ohm พร้อมการปรับเทียบ
e3r - Emulated LVDS/mini-LVDS/RSDS พร้อมตัวต้านทานภายนอก 3 ตัว
p0 - ปิดใช้งานการเน้นล่วงหน้า
p1 - เปิดใช้งานการเน้นล่วงหน้า
v0 - VOD ต่ํา
v1 - VOD ต่ําปานกลาง
v2 - VOD สูงปานกลาง
v3 - VOD สูง

|
ตัวอย่าง: lvcmos_crio_d16s3หมายถึงมาตรฐาน LVCMOS I/O 3.3V ที่มีไดรฟ์ 16mA
ความแข็งแกร่ง และการตั้งค่าอัตรา Slew ที่รวดเร็วที่ด้านบนและด้านล่างธนาคาร I/O
|

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้