ID บทความ: 000080056 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/02/2014

ไม่มีอินสแตนซ์โมเดล APB ดีบักอยู่ใน Testbench

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • การจำลองแบบ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อคุณจําลองส่วนประกอบ HPS หากอินเตอร์เฟซ APB ดีบัก เปิดใช้งานอยู่ และคุณพยายามอ้างอิงในเทสเบนช์ของคุณ คุณ ดูข้อความแสดงข้อผิดพลาดที่ระบุว่าโมเดลอินเทอร์เฟซ APB ดีบัก ไม่มีอินสแตนซ์อยู่ สิ่งนี้เกิดขึ้นแม้ว่าคุณจะประสบความสําเร็จแล้วก็ตาม สร้างโมเดลการจําลองสําหรับส่วนประกอบ HPS และอินเทอร์เฟซอื่นๆ จําลองอย่างถูกต้อง แบบจําลองการจําลองที่สร้างขึ้นจะยกเลิกการดีบัก ไม่มีการเชื่อมต่ออินเทอร์เฟซ APB ภายใน

    ความละเอียด

    ไม่มีการแก้ไขปัญหาในเวลานี้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้