เมื่อเปรียบเทียบสัญญาณที่อุปกรณ์หน่วยความจําและพินFPGA จะพบได้ในออสซิลโลสโคปที่สัญญาณที่พิน FPGA จะมีการสะท้อนอย่างรุนแรงเมื่อเปรียบเทียบกับสัญญาณที่พินหน่วยความจํา เนื่องจากผลของแพ็คเกจดังที่อธิบายไว้ด้านล่าง:
FPGA:
1. แพ็คเกจ FPGA มีเทรซที่ยาวมาก (เช่น ~50-150ps ใน Stratix® V)
2. มีความจุสูงที่บัฟเฟอร์เนื่องจากมาตรฐาน IO ที่แตกต่างกันซึ่งได้รับการสนับสนุนโดยFPGA
ส่วนประกอบหน่วยความจําแบบแยก:
1. การติดตามของบรรจุภัณฑ์นั้นสั้นมาก (~10-30ps)
2. มีความจุที่ต่ํากว่ามาก (โดยทั่วไปคือ 1.8pF) ที่บัฟเฟอร์
ในFPGAs สัญญาณจะถูกตัดที่บัฟเฟอร์ IO และไม่ได้อยู่ที่พิน เนื่องจากความยาวเทรซของบรรจุภัณฑ์ขนาดใหญ่ การตรวจสอบที่พิน FPGA จึงเหมือนกับการตรวจสอบกลางสายส่งที่มีการยกเลิกที่ผิดปกติ นั่นคือเหตุผลที่ทําให้เห็นภาพสะท้อนในขอบเขต เนื่องจากการติดตามแพ็คเกจหน่วยความจําสั้นกว่าFPGAอย่างมาก สัญญาณที่พินหน่วยความจําจึงดูดีกว่ามากเมื่อใช้การสะท้อนที่น้อยลง
หากมีการจําลองสัญญาณเดียวกันโดยใช้เครื่องมือจําลองบอร์ด (เช่น Hyperlynx) จะเห็นได้ว่าเอฟเฟกต์เหล่านี้หายไปเมื่อสังเกตสัญญาณที่บัฟเฟอร์ IO ด้วยเหตุนี้ Alteraแนะนําให้ลูกค้าทําการจําลองระดับบอร์ดสําหรับ ISI และ Crosstalk แทนการวัดโดยตรง
สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการจําลองบอร์ดและการคํานวณความถูกต้องของสัญญาณแชนเนล โปรดดูหน้าต่อไปนี้ใน Intel FPGA Wiki: การวัดความถูกต้องของสัญญาณแชนเนล (HTML)