คำอธิบาย
เนื่องจากปัญหาเกี่ยวกับตัวอย่างการออกแบบ ตัวแปรการออกแบบต่อไปนี้จะเห็นข้อผิดพลาดที่ล้นเมื่อทําการทดสอบกับแพ็กเก็ตที่มีความยาวมากกว่า 4100 ไบต์:
1) ตัวอย่างการออกแบบอีเธอร์เน็ต 10M/100M/1G/10G
2) ตัวอย่างการออกแบบอีเธอร์เน็ต 1G/10G
ข้อผิดพลาดนี้เกิดจากขนาดของบัฟเฟอร์ FIFO ภายนอกระหว่าง MAC และคอนโทรลเลอร์การรับส่งข้อมูล ขนาด 8 x 512 ไบต์ มีขนาดเล็กเกินไป ทําให้สัญญาณ Avalon-ST ที่ถูกต้องถูกแยกออกระหว่างการส่งเฟรม
ผล กระทบ
----------
ผู้ใช้จะสังเกตเห็นแพ็กเก็ตที่เสียหายและข้อผิดพลาด CRC ที่รายงานโดยจอภาพแพ็คเก็ต
ความละเอียด
ในการแก้ไขปัญหานี้ ให้เพิ่มความลึกของ FIFO ภายนอก altera_eth_fifo_tx และอินสแตนซ์altera_eth_fifo_rxด้วยการเปลี่ยนค่าพารามิเตอร์ DC_FIFO_DEPTH & SC_FIFO_DEPTH จาก 512 เป็น 2048 ใน rtl/altera_eth_channel.sv