เมื่อคุณปรับใช้การออกแบบรวมถึงบล็อก DDIO ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0 ข้อผิดพลาดภายในอาจเห็นได้เมื่อการออกแบบไม่ได้ถูกนําไปใช้อย่างเหมาะสม
ควรเชื่อมต่อนาฬิกาของบล็อก ddio เข้ากับแหล่งนาฬิกาแต่ไม่เชื่อมต่อกับ GND หรือ VCC หากคุณใช้ Altera® IP DDR คุณควรตรวจสอบการเชื่อมต่อพอร์ตเพื่อให้แน่ใจว่ามีสายสัญญาณทั้งหมดอย่างระมัดระวัง
เราจะแก้ไขข้อผิดพลาดภายในนี้ให้กลายเป็นข้อผิดพลาดในความพร้อมมากขึ้นในรุ่นต่อไป