ID บทความ: 000080003 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 09/12/2014

ฉันจะเชื่อมต่อนาฬิกาและรีเซ็ตสําหรับคอนโทรลเลอร์หน่วยความจําฮาร์ด Intel® Arria® 10 FPGA HPS เมื่อไม่ได้ตั้งโปรแกรม FPGA ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • นาฬิกา
  • รีเซ็ต
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สามารถใช้คอนโทรลเลอร์หน่วยความจําฮาร์ด (HMC) Intel® Arria® 10 FPGA (HMC) ในขณะที่ไม่มีการกําหนดค่า fabric FPGA แต่ต้องกําหนดค่าสัญญาณนาฬิกาอ้างอิงลูปแบบล็อกเฟส (PLL) และสัญญาณรีเซ็ตในลักษณะเฉพาะ

    ความละเอียด

    ต้องกําหนดค่าเฉพาะคอลัมน์ I/O เริ่มต้นเพื่อให้ HPS HMC สามารถใช้งานได้ ไม่จําเป็นต้องกําหนดค่า fabric FPGA

    แนะนําให้ใช้สัญญาณนาฬิกาอ้างอิง PLL สําหรับ HPS HMC จากพินสัญญาณนาฬิกาอินพุตเฉพาะของธนาคาร I/O ใน Platform Designer คุณเชื่อมต่อพอร์ตสัญญาณนาฬิกา (pll_ref_clk_clock_sink) ของ HPS HMC เข้ากับแหล่งสัญญาณนาฬิกาที่ส่งออกเพื่อเชื่อมต่อกับพินสัญญาณนาฬิกาอินพุตเฉพาะ หรือส่งออกสัญญาณนี้โดยตรง

    อินพุต global_reset_n ของ HPS HMC ไม่สามารถใช้งานได้หากไม่มีการกําหนดค่า fabric FPGA นอกจากนี้ การรีเซ็ตทั่วโลกนี้จะรีเซ็ตคอลัมน์ I/O ทั้งหมด ไม่เพียงแต่เป็นธนาคาร I/O ที่ใช้สําหรับ HPS HMC เท่านั้น ใน Platform Designer คุณส่งออกสัญญาณรีเซ็ตอินพุต (global_reset_reset_sink) ของ HPS HMC หรือคุณอาจผูกเข้ากับแหล่งรีเซ็ตที่สามารถใช้หลังจากกําหนดค่า fabric FPGA แล้ว

    HPS สามารถรีเซ็ต HPS HMC ทางอ้อมผ่านการลงทะเบียนในพื้นที่สอบเทียบ IOAUX ที่เข้าถึงได้โดย HPS มีบัส 8 บิต (core2seq และ seq2core) สองตัวอยู่ระหว่างคอลัมน์ HPS และ I/O ช่วยให้ซอฟต์แวร์สามารถเขียนและอ่านเพื่อลงทะเบียนในพื้นที่หน่วยความจํา Nios® II ตัวจัดการรีเซ็ตของ HPS จะจัดการกับการใช้มือด้วยโปรเซสเซอร์ Nios® II ผ่านบัสเหล่านี้ (หมายถึงพอร์ต hmc_gpio_core2seq และ hmc_gpio_seq2core) พอร์ต GPIO เหล่านี้เป็นการเชื่อมต่ออย่างหนักระหว่าง HPS และคอลัมน์ I/O หากต้องการร้องขอการรีเซ็ตและการปรับเทียบ HPS HMC ซอฟต์แวร์สามารถเขียน 0x0f ไปยังการลงทะเบียน core2seq เพื่อเริ่มการจับมือ

    แฮนด์เชคระหว่าง HPS และโปรเซสเซอร์ Nios II

    Nios II โพลโปรเซสเซอร์ลงทะเบียน core2seq จนกว่าซอฟต์แวร์จะเขียน 0x0f ไปยังการลงทะเบียน core2seq

    โปรเซสเซอร์ Nios II จะเขียน 0x07 บน บัส seq2core เพื่อยอมรับว่าได้เห็นคําขอรีเซ็ตและเริ่มกระบวนการแล้ว

    HPS จะทําการสํารวจ seq2core จนกว่าจะเห็นว่าโปรเซสเซอร์ Nios II เขียน 0x08 ระบุว่ามีการรีเซ็ตและปรับเทียบแล้ว

    HPS จะเขียน 0x00 ไปยัง core2seq เพื่อยอมรับว่าโปรเซสเซอร์ Nios II เสร็จสิ้นแล้ว


    โปรเซสเซอร์ Nios II จะเขียน 0x00 ไปยัง seq2core เพื่อทําแฮนด์เชคให้เสร็จ

    โดยสรุป

    คุณควรรีเซ็ต HPS ก่อนแล้วจึงรีเซ็ต HPS HMC ทางอ้อมผ่านโปรเซสเซอร์ Nios II

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้