ID บทความ: 000079968 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 08/09/2014

PHY ความหน่วงเชิงกําหนดอาจไม่สามารถบรรลุrx_syncstatusเมื่อใช้งานโปรโตคอล OBSAI ในอุปกรณ์ Cyclone V ภายใต้เงื่อนไขใด

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อใช้งานโปรโตคอล OBSAI โดยใช้ Deterministic Latency PHY ในอุปกรณ์ Cyclone® V คุณอาจไม่สามารถrx_syncstatusเมื่อไม่ได้ใช้งาน IDLE_ACK และรูปแบบIDLE_REQจะถูกส่งระหว่างกระบวนการเชื่อมต่อ คุณสามารถทําข้อมูลให้ซิงโครไนซ์ได้ด้วยการใส่rx_patternalignใหม่หรือสร้างrx_digitalreset

ซึ่งมีผลกับ Deterministic Latency PHY ตามการกําหนดค่าต่อไปนี้

  • อัตราข้อมูล: 3.072 Gbps
  • ความกว้างของข้อมูล PMA-PCS: 20 บิต

บทความที่เกี่ยวข้อง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้