ID บทความ: 000079954 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 15/04/2015

ข้อผิดพลาด (12857): พินรีเซ็ต HIP "perst" ถูกล็อคเป็น "ตําแหน่งพิน PIN_&ltyour_PERST_&gt" ซึ่งไม่ถูกกฎหมาย

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 คุณจะเห็นข้อผิดพลาดนี้หากคุณเชื่อมต่อพิน DDR3 อย่างไม่ถูกต้องหรือมีพินที่ไม่มีการเชื่อมต่อในส่วน DDR ของอุปกรณ์  หากคุณมีการเชื่อมต่อพิน DDR ที่ไม่ถูกต้อง ดังกล่าว คุณจะเห็นข้อผิดพลาดนี้ แม้ว่า PERST ของคุณอยู่ในตําแหน่งพินที่ถูกต้องตามกฎหมายและถูกต้อง
    ความละเอียด

    แก้ไขข้อผิดพลาดพิน DDR

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 14.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้