ID บทความ: 000079905 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 06/10/2014

มีปัญหาใด ๆ เมื่อทําการกําหนดค่าใหม่แบบไดนามิกโดยใช้ช่องสัญญาณ RX เท่านั้นและดูเพล็กซ์ในอุปกรณ์ Cyclone® V GX หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ได้ คุณอาจเห็นตัวรับส่งสัญญาณ Cyclone® V FPGA Avalon®หน่วยความจําแมปการเข้าถึงการกําหนดค่าใหม่เมื่อมีช่องสัญญาณแบบ RX เท่านั้นและช่องสัญญาณดูเพล็กซ์ผสมกันจะแชร์ทรัพย์สินทางปัญญา (IP) การกําหนดค่าใหม่เดียวกัน

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ติดตั้งซอฟต์แวร์ Quartus II เวอร์ชั่น 13.1 Update 4 แล้วดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 4.43 จากลิงก์ต่อไปนี้:

    หรือคุณสามารถติดตั้งซอฟต์แวร์ Quartus® II เวอร์ชัน 14.0.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้