คำอธิบาย
ใช่ สัญญาณนาฬิกาเอาต์พุต PLL อาจถูกทําให้ไม่สมบูรณ์ภายใต้เงื่อนไขบางอย่างในรูปแบบพฤติกรรม PLL สําหรับอุปกรณ์ Cyclone IV นั่นเพราะว่ารูปแบบพฤติกรรม PLL มีเพียงความถี่เอาต์พุตการประมวลผลที่อิงตามตัวคูณสัญญาณนาฬิกาและตัวคูณของส่วน ซึ่งอาจพลาดค่าบางส่วนไป
ตัวอย่างเช่น:
สัญญาณนาฬิกาอินพุตคือ 125MHz, ปัจจัยการคูณคือ 125 และ Division factor คือ 1536 ระยะเวลานาฬิกาเอาต์พุต PLL คือ 98286ps โดยการจําลอง แต่นาฬิกาเอาต์พุต PLL ควรเป็น 10.172526MHz/98304ps
ความละเอียด
ในการแก้ไขปัญหานี้ ผู้ใช้สามารถเปิดคุณสมบัติ Advanced PLL ใน UI เพื่อให้รูปแบบพฤติกรรม PLL สามารถคํานวณได้อย่างแม่นยํามากขึ้นโดยใช้พารามิเตอร์ขั้นสูง
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชั่น 12.1