คำอธิบาย
ข้อผิดพลาดนี้อาจเกิดขึ้นใน ModelSim® โปรแกรมจําลองเมื่อคุณใช้สไตล์การเข้ารหัสที่ไม่ถูกต้องสําหรับโมดูล ใน Verilog-1995 การประกาศโมดูลต้องไม่มีขนาดของพอร์ตที่กําลังประกาศ ชื่อต้องเป็นชื่อเท่านั้น ต้องประกาศขนาดของพอร์ตหลังจากการรายงานของโมดูล ซึ่งมีการระบุประเภทพอร์ต
ตัวอย่างเช่น การประกาศโมดูลต่อไปนี้ไม่ถูกต้อง:
module abc (
port_a [15:0],
...
);
วิธีที่ถูกต้องในการประกาศโมดูลนี้มีดังต่อไปนี้:
module abc (
port_a,
...
);
input port_a [15:0];
...;
การเปลี่ยนโมดูลทั้งหมดจากสไตล์การเขียนโค้ดครั้งแรกเป็นแบบที่สองจะช่วยให้การออกแบบสามารถคอมไพล์และโหลดในการจําลอง ModelSim