ID บทความ: 000079787 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/05/2016

สําหรับอินเทอร์เฟซ LPDDR3 บนอุปกรณ์ Arria 10 พิน CK ทั้ง 4 คู่ต้องสงวนไว้

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    สําหรับอินเทอร์เฟซ LPDDR3 แต่ละตัวในการออกแบบของคุณ คุณต้องจอง CK ทั้งสี่คู่ พิน ไม่ว่าการออกแบบจะต้องใช้พินตัวใดก็ตาม ไม่สามารถพิน CK ได้ ไม่สามารถใช้งานได้เพื่อวัตถุประสงค์อื่นนอกเหนือจาก CK เลนที่มีพิน CK ที่ไม่ได้ใช้ เป็นเลน DQ พินที่ไม่ได้จองยังสามารถใช้เป็นพิน I/O อเนกประสงค์ได้

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหาสําหรับข้อจํากัดนี้

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 16.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้