ID บทความ: 000079783 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/01/2015

ตารางพินเอ้าท์ Cyclone® V SoC: ปัญหาที่ทราบ

สิ่งแวดล้อม

  • ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ฉบับที่ 95669: ในไฟล์พินเอาต์ Cyclone® V SoC (SE, ST และ SX) ที่มีการแก้ไข 1.1 และต่ํากว่า พินนาฬิกา SD/MMC จะมีป้ายกํากับอย่างไม่ถูกต้อง คุณจะสังเกตเห็นว่าชื่อไม่ตรงกันระหว่างไฟล์ pin-out และ แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ V Cyclone (PDF) ในแนวทางการเชื่อมต่อพิน พินนาฬิกาจะถูกตั้งชื่อ SDMMC_FB_CLK_IN และ SDMMC_CCLK_OUT อย่างไรก็ตาม ไฟล์พินเอาต์จะใช้ชื่อ SDMMC_CLK_IN และ SDMMC_CLK ที่ล้าสมัย

    เมื่อคุณอ้างอิงชื่อพินจากไฟล์พินเอาต์ไปยัง PCG ให้เชื่อมโยง SDMMC_CLK_IN กับ SDMMC_FB_CLK_IN และ SDMMC_CLK กับ SDMMC_CCLK_OUT

    ความละเอียด

    .

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V FPGA และ SoC FPGA
    Cyclone® V SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้