ฉันจะจําลองการออกแบบ Stratix V ใน VHDL โดยใช้ซอฟต์แวร์ ModelSim-Altera Starter Edition ได้อย่างไร

เนื่องจากปัญหาในซอฟต์แวร์ ModelSim-Altera Starter Edition เวอร์ชั่น 6.6c และ 6.6d ทําให้ไม่สามารถจําลองการออกแบบในการกําหนดเป้าหมาย VHDL Stratix®อุปกรณ์ V ได้ ปัญหานี้ไม่มีผลต่อซอฟต์แวร์ ModelSim-Altera Edition รุ่นต่างๆ ของ ModelSim-Altera Starter Edition มาพร้อมกับ Altera Complete Design Suite เวอร์ชั่น 10.1 และ 11.0

เนื่องจากปัญหานี้ คุณอาจเห็นข้อผิดพลาดดังนี้:

# ALTERA version supports only a single HDL
# ** Fatal: (vsim-3612) Instantiation of 'stratixv_ds_coef_sel' failed. Unable to check out Verilog simulation license.

การแก้ไขปัญหานี้ ให้ใช้หนึ่งในตัวเลือกต่อไปนี้:

• จําลองการออกแบบของคุณตามเป้าหมายอุปกรณ์ Stratix V โดยใช้ Verilog HDL
• จําลองการออกแบบของคุณตามเป้าหมายอุปกรณ์ Stratix V โดยใช้ซอฟต์แวร์ ModelSim-Altera Edition

ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ ModelSim-Altera Starter Edition เวอร์ชั่น 10.0c ที่มาพร้อมกับ Altera Complete Design Suite เวอร์ชั่น 11.1