ทําไมฉันจึงAlteraการทํางานเมกะการทํางาน PLL เมื่อเปิดใช้งานพอร์ต...

สิ่งแวดล้อม

Quartus Edition

Intel® Quartus® II Subscription Edition

ค้นพบเวอร์ชัน: 12.0

คำอธิบาย

Altera®การทํางานแบบ PLL ที่ทํางานด้วยพอร์ตเปลี่ยนเฟสแบบไดนามิกอาจล้มเหลวในการล็อกหากอินพุต scanclk ไม่ได้เปิดปิดเมื่ออินพุต refclk เริ่มเปิดปิดการจําลอง ในกรณีนี้สัญญาณเอาต์พุตที่ล็อกไว้และสัญญาณนาฬิกาเอาต์พุตจะติดต่ํา

คุณอาจได้รับข้อความต่อไปนี้หากคุณใช้ ModelSim:
ข้อผิดพลาด "# **: (เทียบกับ nofile-8630) (-1): ผลลัพธ์ของ Infinity จากการดําเนินงานของแผนก"

นี่เป็นเพราะปัญหาในรุ่นการจําลองและไม่แสดงถึงพฤติกรรมที่แท้จริงของอุปกรณ์ที่อินพุต scanclk อาจทํางานได้ฟรี

ความละเอียด

ตรวจสอบให้แน่ใจว่าได้ตั้งค่าการป้อนข้อมูล scanclk เป็น logic 1 เมื่อไม่มีการเปิดปิด

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® V GX FPGA

Stratix® V GT FPGA

Stratix® V GS FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

Cyclone® V SE SoC FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

ทําไมฉันจึงAlteraการทํางานเมกะการทํางาน PLL เมื่อเปิดใช้งานพอร์ต Dynamic Phase Shift และไม่สามารถล็อกการจําลองได้

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์