ฉันจําเป็นต้องเชื่อมต่อตัวต้านทานการดึงขึ้นหรือตัวต้านทานแบบดึงลงบนสาย

คำอธิบาย

ใช่ ตัวต้านทานการดึงขึ้นหรือตัวต้านทานแบบดึงลงช่วยให้สาย nCONFIG อยู่ในสถานะที่รู้จักเมื่อโฮสต์ภายนอก (Max® II CPLD หรือไมโครคอนโทรลเลอร์) ไม่ได้ขับเคลื่อนสาย (ตัวอย่างเช่น ในระหว่างการตั้งโปรแกรมใหม่ของโฮสต์ภายนอกหรือการเปิดเครื่องเมื่อ I/O ขับเคลื่อน nCONFIG อาจได้รับการระบุเป็น Tri-state) หากมีการเพิ่มตัวต้านทานแบบดึงเข้าในสาย nCONFIG FPGAจะยังคงอยู่ในโหมดผู้ใช้หากโฮสต์ภายนอกถูกตั้งโปรแกรมใหม่ หากมีการเพิ่มตัวต้านทานแบบดึงลงไปยังสาย nCONFIG FPGAจะเข้าสู่โหมดรีเซ็ตหากโฮสต์ภายนอกถูกตั้งโปรแกรมใหม่

เมื่อใดก็ตามที่สาย nCONFIG ถูกปล่อยออกมาสูง ตรวจสอบให้แน่ใจว่า DCLK และข้อมูลตัวแรกไม่ได้ถูกขับเคลื่อนโดยไม่ได้ตั้งใจ Alteraแนะนําให้เก็บสาย nCONFIG ให้ต่ําหากโฮสต์ภายนอกหรือFPGAไม่พร้อมสําหรับการกําหนดค่า

ความละเอียด

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 31 ผลิตภัณฑ์

Cyclone® III LS FPGA

Stratix® IV E FPGA

Cyclone® V GT FPGA

Cyclone® III FPGA

Stratix® V GX FPGA

Cyclone® IV GX FPGA

Cyclone® II FPGA

Cyclone® V GX FPGA

Stratix® V GS FPGA

Stratix® II GX FPGA

Stratix® II FPGA

Arria® V GX FPGA

Stratix® V GT FPGA

Arria® V GT FPGA

Stratix® III FPGA

Stratix® IV GX FPGA

Arria® II GX FPGA

Arria® II GZ FPGA

Stratix® IV GT FPGA

Cyclone® V E FPGA

Stratix® V E FPGA

เอฟพีจีเอ Stratix®

เอฟพีจีเอ Stratix® GX

Arria® GX FPGA

Cyclone® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Cyclone® V SE SoC FPGA

Cyclone® IV E FPGA

Arria® V SX SoC FPGA

Arria® V ST SoC FPGA

Cyclone® FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์