ID บทความ: 000079723 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไม DDR SDRAM, DDR2 SDRAM และ DDR3 SDRAM Altmemphy และคอนโทรลเลอร์ที่ใช้ UniPHY ละเมิดการรีเฟรชสูงสุดที่ระบุในโปรแกรมแก้ไขที่ตั้งไว้ล่วงหน้าหน่วยความจําใน GUI คอนโทรลเลอร์ GUI

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คอนโทรลเลอร์ไม่รับประกันว่าการรีเฟรชจะเกิดขึ้นภายในเวลาที่กําหนดในเครื่องมือแก้ไขที่ตั้งไว้ล่วงหน้า ทั้งนี้ขึ้นอยู่กับว่าคอนโทรลเลอร์ทําอะไรอยู่และสถานะธนาคารอาจใช้เวลาสักครู่ เมื่อการรีเฟรชถูกขัดจังหวะเกิดขึ้นระหว่างทรานแซคชันการส่งต่อตามลําดับ อาจเป็น 135ns หลังจากเวลาที่เหมาะสม

การแก้ไขปัญหาชั่วคราวคือการลด TREFI ในเครื่องมือแก้ไขค่าที่ตั้งไว้ล่วงหน้าเป็นค่าการทํางานที่ 7.6us แนะนําให้ลด 200ns นี้โดยAlteraอยู่ในที่ปลอดภัย

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 9 ผลิตภัณฑ์

Cyclone® IV GX FPGA
Cyclone® III LS FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้