ID บทความ: 000079713 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไม IP MegaCores บางตัวที่มีสิทธิ์การใช้งานที่ถูกต้องจึงไม่สามารถคอมไพล์ด้วยอุปกรณ์ Stratix V ได้

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.1 และใหม่กว่า การออกแบบที่มีฟังก์ชัน IP MegaCore® จากรายการด้านล่างอาจทําให้การคอมไพล์หยุดชะงักเนื่องจากข้อผิดพลาดของใบอนุญาตแม้ว่าคุณจะมีใบอนุญาต IP MegaCore ที่ถูกต้อง นี่เป็นเพราะข้อบกพร่องในการเข้ารหัสคอร์เหล่านี้สําหรับอุปกรณ์ Stratix® V รายชื่อคอร์ที่ได้รับผลกระทบคือ:

  • POS-PHY ระดับ 4
  • Reed Solomon
  • Viterbi
  • CIC
  • FIR Compiler
  • NCO
  • FFT
  • เครื่องผสมอัลฟ่า
  • CSC
  • Chroma Resampler
  • ตัวหนีบ
  • ตัวจัดลําดับระนาบสี
  • Deinterlacer
  • ตัวกรอง FIR 2D
  • เฟรมบัฟเฟอร์
  • ตัวแก้ไขแกมมา
  • อินเตอร์เลอร์
  • ตัวกรอง Median 2D
  • ตัวปรับขยาย
  • ตัวสร้างรูปแบบการทดสอบ
  • Triple Speed Ethernet

ข้อความแสดงข้อผิดพลาดทั่วไป (ตัวอย่างเช่น การใช้คอร์ Triple Speed Ethernet) จะมีลักษณะดังนี้:

Error: Core "Triple Speed Ethernet" (6AF7_00BD) is not enabled for current device family

การกําหนดค่าที่ได้รับผลกระทบ

คอร์ข้างต้นหลากหลายรูปแบบที่มุ่งเป้าไปที่ตระกูลอุปกรณ์ Stratix V โดยใช้เวอร์ชัน 10.1 หรือใหม่กว่า

แก้ ปัญหา

มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Quartus II เวอร์ชั่น 10.1 SP1 หากคุณกําลังใช้ซอฟต์แวร์ Quartus II เวอร์ชั่น 10.1 คุณต้องอัปเกรดเป็น 10.1 SP1 ก่อนใช้โปรแกรมแก้ไขนี้  ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 1.19 จากลิงก์ที่เหมาะสมด้านล่าง:

ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้