คำอธิบาย
คุณอาจเห็นข้อผิดพลาดนี้เมื่อคอมไพล์ RTL ของคุณใน ModelSim Simulator หากคุณสร้างอินสแตนซ์ LCELL ขึ้นเป็นตัวพิมพ์ใหญ่ในไฟล์การออกแบบ Verilog HDL ของคุณ
ความละเอียด
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้สร้างอินสแตนซ์ LCELL เป็นตัวพิมพ์เล็กในไฟล์การออกแบบ Verilog HDL ของคุณ