ID บทความ: 000079680 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/07/2014

ทําไมคําอธิบายสัญญาณ tx_path_delay_10g_data และ tx_path_delay_1g_data ถึงดูความกว้างข้อมูล 16/22 สําหรับอุปกรณ์ Arria® V และ Stratix® V ในคู่มือผู้ใช้ MAC 10G MAC ความหน่วงแฝงต่ํา

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • IP เอฟพีจีเอ Intel® Ethernet 10G MAC ความหน่วงแฝงต่ำ
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากความผิดพลาดในตาราง 5-16: IEEE 1588v2 Egress Transmits Signals" ของ Altera® Low Latency Ethernet 10G MAC Guide (PDF), คําอธิบายสัญญาณ tx_path_delay_10g_data และ tx_path_delay_1g_data โปรดดูความกว้างข้อมูล 16/22 สําหรับอุปกรณ์ Arria® V และ Stratix® V

    สัญญาณสัญญาณ tx_path_delay_10g_data tx_path_delay_1g_data ควรอ้างอิงความกว้างข้อมูล 15/21

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขแล้วในคู่มือผู้ใช้ MAC Ethernet 10G การหน่วงเวลาต่ําเวอร์ชันใหม่ (PDF)

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 7 ผลิตภัณฑ์

    Arria® V GZ FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้