ID บทความ: 000079676 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมจึงมีแรงดันไฟฟ้าลดลงในมาตรฐาน I/O สิ้นเดียวเมื่ออยู่บนพินอินพุตที่แตกต่างกันเฉพาะบนธนาคาร I/O ข้างในอุปกรณ์ Stratix® III สําหรับการออกแบบที่รวบรวมไว้ในซอฟต์แวร์ Intel® Quartus® II v8.0

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ซอฟต์แวร์ Intel® Quartus® II v8.0 จะเปิดใช้งานตัวต้านทานภายในระหว่าง I/O สองตัวของคู่อินพุตที่แตกต่างกันเฉพาะของธนาคารด้านข้างเมื่อ I/O แต่ละตัวได้รับการกําหนดค่าเป็น Single-end และเงื่อนไขต่อไปนี้เป็นจริง:

  • ไม่ได้ระบุความแข็งแกร่งในปัจจุบัน
  • เปิดใช้งานตัวเลือกอินพุตแบบขนานในการยกเลิกชิป (OCT) สําหรับ I/O
  • เปิดใช้งานตัวเลือก OCT ซีรีส์เอาต์พุตสําหรับ I/O อยู่

ปัญหานี้มีผลต่ออุปกรณ์ Stratix® III เท่านั้น

หากทั้ง I/Os ในคู่นี้เป็นอินพุตเท่านั้น ตัวต้านทานภายในจะถูกเปิดใช้งานอย่างไม่ถูกต้องก็ต่อเมื่อเปิดใช้งานตัวเลือกการยกเลิกแบบขนานของการป้อนข้อมูล ตัวต้านทานนี้อาจทําให้พิน I/O ทํางานผิดปกติเมื่อต้องปิดการทํางานแบบด้านเดียวด้วยการลดแรงดันไฟฟ้าของพินเสริม

ความละเอียด

ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วย Intel® Quartus® ซอฟต์แวร์ II v8.0 SP1 รับ Service Pack ล่าสุดจาก ศูนย์การดาวน์โหลด.

ในการแก้ไขปัญหานี้ใน Intel Quartus II Software v8.0 หากคุณไม่สามารถอัปเกรดเป็นเวอร์ชัน Service Pack ล่าสุด ให้ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.22 จากตําแหน่งต่อไปนี้:

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® III FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้