ID บทความ: 000079653 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/08/2012

ทําไมรายงาน Timequest Report DDR ไม่แสดงผลลัพธ์ระยะขอบเวลาของอินเทอร์เฟซ Slave สําหรับ IP อินเทอร์เฟซหน่วยความจํา UniPHY

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อความเตือนประเภทนี้ :

    คําเตือน (332087): ไม่สามารถรับสัญญาณนาฬิกาหลักสําหรับการบ้านนาฬิกานี้ได้  นาฬิกา: ไม่ได้สร้าง

    คําเตือน (332049): ละเลยset_output_delayที่ _p0.sdc(407): Clock -clock พร้อมค่า [get_clocks {mem_dqs[1}] มีองค์ประกอบศูนย์

    ความละเอียด

    สําหรับรายละเอียดโฟลว์ โปรดดูที่ส่วนอินเทอร์เฟซการแชร์ DLL และ PLL ใน บทคําอธิบายฟังก์ชัน - UniPHY ในเล่มที่ 3 ของคู่มืออินเทอร์เฟซหน่วยความจําภายนอก

    http://www.altera.com/literature/lit-external-memory-interface.jsp

    นอกจากขั้นตอนโฟลว์แล้ว หากชื่อ master inst มี "\" ในชื่อพาธลําดับชั้น จะต้องแปลงเป็น "\" อย่างถูกต้องในสคริปต์ _p0_timing.tcl

    ปัญหานี้ถูกวางแผนให้แก้ไขในซอฟต์แวร์ Quartus® II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้