ID บทความ: 000079652 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 03/09/2013

ข้อผิดพลาด: พารามิเตอร์ PLL Output Counter 'phase_shift' ถูกตั้งค่าเป็นค่าที่ไม่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อผิดพลาดนี้เมื่อป้อนค่าphase_shiftสําหรับนาฬิกาเอาต์พุตในAlteraการทํางานร่วมกันของ PLL ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.0:

    ข้อผิดพลาด: พารามิเตอร์ PLL Output Counter 'phase_shift' ถูกตั้งค่าเป็น ค่าที่ไม่ถูกต้องของ 'ค่า ps' บนโหนด ''

    มีข้อผิดพลาดในซอฟต์แวร์ Quartus II เวอร์ชั่น 13.0 ที่อาจเกิดขึ้นเมื่อคุณระบุค่าphase_shiftของตัวนับเอาต์พุต PLL เป็นองศาในAlteraการทํางานแบบ PLL

    ความละเอียด

    เปิดการทํางานAltera PLL และเปลี่ยนค่าphase_shiftของคุณจากองศาเป็น ps

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

    Stratix® V E FPGA
    Arria® V GX FPGA
    Cyclone® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GT FPGA
    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้