ปัญหาสำคัญ
ในฟังก์ชัน MegaCore® รุ่น 10.1 และก่อนหน้า การออกแบบที่มีคอร์ IP และเป้าหมายอุปกรณ์ Stratix® V จะไม่คอมไพล์แม้ว่าคุณจะมีใบอนุญาตที่ถูกต้องสําหรับคอร์ IP ก็ตาม โปรดดูrd03082011_116โซลูชัน Altera®
การกําหนดค่าที่ได้รับผลกระทบ
การออกแบบแกน IP ต่อไปนี้มุ่งเป้าไปที่อุปกรณ์ Stratix V
- CIC
- FFT
- FIR Compiler
- คอมไพเลอร์ NCO
- POS-PHY ระดับ 4
- Reed-Solomon
- อีเธอร์เน็ตความเร็วสามเท่า
- ชุดประมวลผลวิดีโอและภาพ
- Viterbi
ผลกระทบด้านการออกแบบ
การออกแบบที่มีคอร์ IP เหล่านี้และกําหนดเป้าหมายอุปกรณ์ Stratix V ไม่สามารถคอมไพล์ได้
สถานะโซลูชัน
ปัญหานี้ได้รับการแก้ไขในฟังก์ชัน MegaCore เวอร์ชั่น 11.0
หากต้องการแก้ไขปัญหานี้ ถ้าคุณมีสิทธิ์การใช้งานที่ถูกต้องสําหรับคอร์ IP เหล่านี้ คุณสามารถทําตามขั้นตอนเหล่านี้:
1. อัปเกรดการติดตั้งซอฟต์แวร์ Quartus® II ของคุณเป็นเวอร์ชัน 10.1 Service Pack 1
2. ใช้ Patch 1.19 กับการติดตั้งซอฟต์แวร์ Quartus II ของคุณ
3. สร้างคอร์ IP ของคุณใหม่และผู้อื่นในการออกแบบของคุณที่ได้รับผลกระทบจากปัญหานี้
4. คอมไพล์การออกแบบของคุณใหม่