ID บทความ: 000079630 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/07/2013

50G Interlaken IP Core ไม่รองรับสัญญาณนาฬิกา _usr_clk 200 MHz

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    50G Interlaken IP Core ไม่รองรับสัญญาณนาฬิกาของผู้ใช้ (rx_usr_clk และ tx_usr_clk) ที่มี ความถี่น้อยกว่า 250 MHz ถ้าคุณใส่สัญญาณนาฬิกาขาเข้า tx_usr_clk ซึ่งมีความถี่น้อยกว่า 250 MHz คอร์ IP จะสัมผัส FIFO ภายในที่ล้นเกิน ซึ่งถูกตั้งค่าสถานะด้วย itx_hungry แฟล็ก และ itx_underflow หากคุณให้สัญญาณนาฬิกาขาเข้า rx_usr_clk ที่มีความถี่ น้อยกว่า 250 MHz คอร์ IP จะได้สัมผัสกับ FIFO ภายใน การล้นและการสูญเสียข้อมูลจากลิงก์ Interlaken

    ความละเอียด

    ปัญหานี้ไม่มีวิธีแก้ไขปัญหา

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชัน 13.0 SP1 ของ 50G Interlaken ฟังก์ชัน MegaCore

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้