ID บทความ: 000079599 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/10/2011

การสร้างอินสแตนซ์ x-1 LOW LATENCY PHYmegafunction กับพีซี 10GB และช่องสัญญาณมากกว่า 6 ช่องล้มเหลวสําหรับStratix V

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    หากคุณพยายามสร้างอินสแตนซ์ x-1 LOW LATENCY PHYmegafunction ที่ใช้พีซี 10GB และมากกว่า 6 ช่อง การปรับพอดีล้มเหลวเนื่องจาก PLL ไม่สามารถไดรฟ์ได้มากกว่าหกช่องสัญญาณ Fitter สร้างขึ้น ข้อความคล้ายกับข้อความต่อไปนี้:

    Error: Could not place ATX PLL hsl2_rev1:inst24|altera_xcvr_low_latency_phy:h sl2_rev1_inst|alt_pma:alt_pma_inst|alt_pma_sv: alt_pma_sv_inst|altera_xcvr_10g_custom:altera_ xcvr_10g_custom_inst|pll[0].tx_pll~LC_PLL.

    ความละเอียด

    สร้างอินสแตนซ์การออกแบบ x-1 สําหรับช่องสัญญาณเดียว แล้วทําซ้ํา การสร้างอินสแตนซ์เพื่อตอบสนองจํานวนช่องสัญญาณที่คุณต้องการ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้