ID บทความ: 000079580 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/01/2015

มี guidleines เค้าโครงเพิ่มเติมสําหรับคอนโทรลเลอร์ DDR3 ที่ใช้ UniPHY นอกเหนือจากข้อมูลที่ให้ไว้ในคู่มืออินเทอร์เฟซหน่วยความจําภายนอกหรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ มีแนวทางเพิ่มเติมที่ไม่ได้อยู่ในคู่มืออินเทอร์เฟซหน่วยความจําภายนอกในปัจจุบัน คู่มือการออกแบบเหล่านี้จะถูกเพิ่มในคู่มือเวอร์ชันถัดไป

การปฏิบัติตามกฎเหล่านี้จะช่วยปรับปรุงการกําหนดเวลาการปรับระดับเรซินซ์/การเขียนสําหรับอินเทอร์เฟซ DDR3 ที่ใช้ UniPHY กฎเหล่านี้ไม่มีผลกระทบต่ออินเทอร์เฟซที่ใช้ ALTMEMPHY

ลิงก์ไปยังเอกสารที่มีคําแนะนําเพิ่มเติมระบุไว้ด้านล่าง:

แนวทางเค้าโครง DDR3 UniPHY (DOC)

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้