คำอธิบาย
เมื่อทําการจําลองพฤติกรรมของคอร์ RS232 UART IP จาก Qsys แบบจําลองการจําลองเทอร์มินัลจะถูกจําลองเพื่อให้อินพุตและเอาต์พุต RS232 ที่ผู้ใช้กําหนด เอกสารนี้จัดทําไว้ในคู่มือผู้ใช้อุปกรณ์ต่อพ่วงแบบฝังในหัวข้อ
http://www.altera.com/literature/ug/ug_embedded_ip.pdf
ไม่สามารถใช้พินซีเรียล RX และ TX โดยตรงในการจําลองพฤติกรรมสําหรับการทดสอบเช่นลูปหน้าจอ หรือเชื่อมต่อกับอุปกรณ์ RS232 อื่นๆ
ข้อจํากัดนี้ไม่ส่งผลกระทบต่อการจําลองเวลา ซึ่งจะจําลองพิน RX และ TX อย่างถูกต้อง
ความละเอียด
การรองรับการจําลองสําหรับ UART IP เวอร์ชันในอนาคตอาจรวมอยู่ในเวอร์ชั่นในอนาคต หากคุณสนใจฟังก์ชันการทํางานนี้ โปรดส่งคําขอรับบริการผ่าน MySupport เพื่อลงทะเบียนความสนใจของคุณ