Arria® V และ Cyclone® V Hard IP สําหรับ PCI Express® IP Core ไม่ได้จํากัดไว้ที่ x1 หรือ x2 จากการกําหนดค่า x4 หรือ x8
วิธีแก้ไขปัญหาชั่วคราวคือการแก้ไขรหัส Verilog HDL ใน altpcie_av_hip_128_bit_atom.v ที่ตั้งค่าจํานวนเลน การแก้ไขนี้ควรทํากับไฟล์ที่อยู่ในไดเรกทอรีการติดตั้ง Quartus® II <quartus12.0_install_path>\ip\altera\altera_pcie\altera_pcie_av_hip_ast ตรวจสอบให้แน่ใจว่าสําเนาของไฟล์นี้อยู่ในโฟลเดอร์โครงการเนื่องจากเครื่องมือ MegaWizard™ หรือ Qsys ถูกลบและตัวแปร PCIe ถูกสร้างขึ้นใหม่
ใส่รหัสที่ไม่ถูกต้องนี้:
rxstatus_errสายไฟ
มอบหมายrxstatus_err = (pld8grxstatus0[2] | pld8grxstatus1[2] | pld8grxstatus2[2] | pld8grxstatus3[2] | pld8grxstatus4[2] | pld8grxstatus5[2] | pld8grxstatus6[2] | pld8grxstatus7[2]);
มอบหมายrxstatus_err = pld8grxstatus0[2]
ด้วยเวอร์ชันที่ได้รับการแก้ไขนี้:
rxstatus_err rxstatus_err_x1สาย, rxstatus_err_x4, rxstatus_err_x8
มอบหมายrxstatus_err_x8 = (pld8grxstatus0[2] | pld8grxstatus1[2] | pld8grxstatus2[2] | pld8grxstatus3[2] | pld8grxstatus4[2] | pld8grxstatus5[2] | pld8grxstatus6[2] | pld8grxstatus7[2]);
มอบหมายrxstatus_err_x4 = (pld8grxstatus0[2] | pld8grxstatus1[2] | pld8grxstatus2[2] | pld8grxstatus3[2]
มอบหมายrxstatus_err_x1 = pld8grxstatus0[2]
กําหนดrxstatus_err = (lane_act==4\'b1000)?rxstatus_err_x8:(lane_act==4\'b0100)?rxstatus_err_x4:rxstatus_err_x1;
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคตของ Arria V และ Cyclone V Hard IP สําหรับ PCI Express IP Core