ID บทความ: 000079556 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/11/2011

การจําลองล้มเหลวด้วยนาฬิกา PLL ที่ไม่ซิงโครไนซ์สําหรับอินเทอร์เฟซหน่วยความจําภายนอก UniPHY

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • PLL
  • การจำลองแบบ
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    ในระหว่างการจําลอง นาฬิกา PLL จะสูญเสียการซิงโครไนซ์

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ทําตามขั้นตอนเหล่านี้:

    1. ในตัวแก้ไขข้อความ ให้เปิดไฟล์ออกแบบและลบออก บรรทัดต่อไปนี้:coverage exclude_file
    2. ในอินเทอร์เฟซ ALTPLL MegaWizard ให้เปิด สร้าง ไฟล์ที่ส่งออกโดยใช้พารามิเตอร์ PLL ขั้นสูง และสร้างใหม่ PLL ()

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้